Altera เปิดตัว FPGA และ SoC ตระกูล Agilex 27 รองรับ Logic Elements สูงสุด 17.6 ล้านตัว, Arm Cortex-A720/A520

Altera เปิดตัว FPGA และ SoC ตระกูล Agilex 27 ซึ่งออกแบบมาสำหรับโครงสร้างพื้นฐาน AI, ระบบเครือข่ายความเร็วสูง, การสื่อสาร 6G และดาวเทียม รวมถึงงานด้านอวกาศและการป้องกันประเทศ โดยตระกูลนี้ประกอบด้วยอุปกรณ์ทั้งหมด 14 รุ่น แต่ละรุ่นมีให้เลือกทั้งแบบ FPGA อย่างเดียว และ FPGA SoC ที่รวมโปรเซสเซอร์ Arm มาในตัว

อุปกรณ์รุ่นใหม่นี้ใช้สถาปัตยกรรม HyperFlex รุ่นที่ 3 ซึ่ง Altera ระบุว่าสามารถให้ประสิทธิภาพต่อวัตต์สูงกว่า FPGA รุ่นก่อนหน้า Agilex 7 ถึง 1.8 เท่า นอกจากนี้ยังมีคุณสมบัติเด่น ได้แก่ Logic Elements สูงสุด 17.6 ล้านตัว, AI Tensor DSP Blocks รุ่นที่ 2, ระบบประมวลผล Arm Cortex-A720/A520 ใน FPGA SoC, ทรานซีฟเวอร์ความเร็ว 256 Gbps, PCIe 7.0, Ethernet 1.6TbE และรองรับหน่วยความจำ LPDDR6

สเปคของ Altera Agilex 27 FPGA และ SoC :

สถาปัตยกรรม FPGA – สถาปัตยกรรม HyperFlex รุ่นที่ 3 พร้อม Adaptive Logic Modules (ALMs) ที่ได้รับการปรับปรุง
- Logic Elements (LEs) ตั้งแต่ 866K ถึง 17.6 ล้านตัว
- ALMs ตั้งแต่ 274,190 ถึง 5,683,872 ตัว
- ประสิทธิภาพต่อวัตต์สูงขึ้นสูงสุด 1.8 เท่า เมื่อเทียบกับ Agilex 7 รุ่นก่อนหน้า
โปรเซสเซอร์ (เฉพาะรุ่น SoC) – Armv9.2 Hard Processor System (HPS)
- Arm Cortex-A720 แบบ Dual-core และ Cortex-A520 แบบ Dual-core ความเร็ว CPU สูงสุด 2.3 GHz
- แคช L3 แบบใช้ร่วมกันขนาด 2MB และ RAM ภายในชิปขนาด 512KB พร้อม ECC
การเร่งความเร็ว AI และ DSP
- AI Tensor DSP Blocks รุ่นที่ 2 ตั้งแต่ 1,096 ถึง 21,048 บล็อก
- ประสิทธิภาพการประมวลผลสูงสุด 1,211 TOPS (INT8)
- รองรับ INT8/9/16/32, BFLOAT16, FP16/32, TF32 และการคำนวณแบบ Complex Arithmetic
- รองรับการประมวลผลแบบ Fixed-point, Floating-point, Tensor และ Vector
หน่วยความจำ
- หน่วยความจำภายใน FPGA
  - M20K ขนาด 40Mb ถึง 822Mb
  - M80K ขนาด 63Mb ถึง 1,096Mb
  - MLAB Distributed Memory ขนาด 8Mb ถึง 158Mb
- หน่วยความจำภายนอก – DDR5, LPDDR4, LPDDR5/5X และ LPDDR6
- มี Memory Controller แบบฮาร์ดแวร์ 3 ถึง 18 ชุด พร้อม Inline Memory Encryption (IME)
- แบนด์วิดท์หน่วยความจำภายนอกสูงสุด 9.84 Tbps
- มีตัวเลือกหน่วยความจำแบบรวมอยู่ในแพ็กเกจ (Memory-in-Package) สำหรับอุปกรณ์ M-Series
ที่เก็บข้อมูล – อินเทอร์เฟซ SD/eMMC
จอแสดงผล – รองรับการเชื่อมต่อจอแสดงผลผ่าน MIPI D-PHY และ LVDS
กล้อง – รองรับ MIPI C-PHY 2.1 และ D-PHY 3.0 ความเร็วสูงสุด 4.5 Gbps ต่อเลน สำหรับเชื่อมต่อกล้องและเซนเซอร์รับภาพความเร็วสูง
ระบบเครือข่าย
- รองรับสูงสุด 10x 800GbE หรือ 4x 1.6TbE พร้อม Hardened MAC, PCS และ FEC
- รองรับ Hardware MACsec
- มี Ethernet MAC แบบ TSN จำนวน 3 ชุดในรุ่น SoC
การขยาย
- PCIe 6.0 x8 (สูงสุด 2 ชุดในอุปกรณ์บางรุ่น)
- PCIe 7.0 x8 / PCIe 6.0 x16 (สูงสุด 6 ชุดในอุปกรณ์บางรุ่น)
- รองรับ Root Port (RP), Endpoint (EP), Bifurcation และ Integrity and Data Encryption (IDE)
- มี High-speed และ Medium-speed I/O Banks พร้อม GPIO
- ทรานซีฟเวอร์ความเร็วสูง
  - GT SerDes สูงสุด 32 ช่อง ที่ความเร็ว 256 Gbps
  - GX SerDes สูงสุด 176 ช่อง ที่ความเร็ว 128 Gbps
  - GS SerDes ความเร็วสูงสุด 32 Gbps
  - รองรับการส่งสัญญาณแบบ NRZ และ PAM4
  - รองรับอินเทอร์เฟซ UCIe สำหรับการเชื่อมต่อ Chiplet
USB – USB 3.1 Gen 2 (10 Gbps), USB 2.0 OTG
Serial – I2C, I3C, SPI, OSPI และ UART
คุณสมบัติอื่น ๆ – DMA Controller, Timer, Watchdog และ GPIO
ระบบความปลอดภัย
- Secure Device Manager (SDM) พร้อม Hardware Root of Trust, Secure Boot และ Device Attestation
- รองรับ Post-Quantum Cryptography (PQC) ตามแนวทาง CNSA 2.0
- มีระบบจัดเก็บกุญแจเข้ารหัสที่ปลอดภัย และระบบป้องกันการดัดแปลงทางกายภาพ (Physical Anti-tamper)
- รองรับการเข้ารหัส AES/SM4, MACsec, PCIe IDE และ Inline Memory Encryption
- มีตัวเลือกที่สามารถรับรองมาตรฐาน FIPS 140-3 Level 2
แพ็กเกจ – แพ็กเกจ BGA ขนาด 27 × 27 มม. ถึง 65 × 65 มม.

Arm Cortex A720 and Arm Cortex A520 HPS Block Diagram — บล็อกไดอะแกรมของ HPS ที่ใช้คอร์ Arm Cortex-A720 และ Arm Cortex-A520

Agilex 27 Block Diagram — บล็อกไดอะแกรมของ Agilex 27

ตระกูล Agilex 27 มาพร้อมเครือข่ายรับส่งข้อมูลแบบใหม่ HyperFlow ที่เชื่อมต่อ FPGA Fabric, Memory Controller, โปรเซสเซอร์ Arm, PCIe และอินเทอร์เฟซต่าง ๆ โดยใช้เส้นทางรับส่งข้อมูลเฉพาะและ DMA Engine ช่วยถ่ายโอนข้อมูลโดยไม่ใช้ทรัพยากร Logic ของ FPGA ลดความแออัดในการเดินสายสัญญาณ และเหลือทรัพยากรสำหรับงาน AI และการประมวลผลสัญญาณมากขึ้น นอกจากนี้ยังใช้สถาปัตยกรรม HyperFlex รุ่นที่ 3 เพื่อเพิ่มประสิทธิภาพและการใช้ทรัพยากร Logic พร้อม AI Tensor DSP Blocks รุ่นที่ 2 ที่รองรับการประมวลผลแบบ Integer, Floating-point, Vector และ Tensor

สำหรับงานหุ่นยนต์และ Physical AI FPGA สามารถจัดการการซิงโครไนซ์ข้อมูลจากเซนเซอร์ การประมวลผลภาพและสัญญาณเบื้องต้น รวมถึงการส่งข้อมูลไปยัง CPU หรือ GPU ภายนอก ทำให้ระบบควบคุมที่ต้องการความแม่นยำด้านเวลาและความปลอดภัยสามารถทำงานแยกจากภาระประมวลผล AI ได้ นอกจากนี้ Altera ยังมี Agilex 27 M-Series ที่รวมหน่วยความจำไว้ในแพ็กเกจ และ Direct RF-Series ที่ใช้ Data Converter ในตัวผ่าน UCIe Chiplets แต่ยังไม่มีการเปิดเผยรายละเอียดสเปคของทั้งสองรุ่นอย่างครบถ้วน

Altera A27F008 A27F180 — Agilex 27 ทั้ง 14 รุ่น ตั้งแต่ A27F008 ถึง A27F180

ซอฟต์แวร์พัฒนา FPGA Quartus Prime Pro Edition ของ Altera รรองรับการทำงานร่วมกับ Agilex 27 โดยเวอร์ชันล่าสุด 26.3 เพิ่ม QuartusIQ ซึ่งเป็น AI Assistant ที่ช่วยออกแบบ FPGA, แก้ไขข้อผิดพลาด (Debugging), ค้นหาเอกสาร และแนะนำการปรับปรุงการออกแบบตามโปรเจกต์ที่กำลังทำงานอยู่ สามารถใช้งานผ่าน Quartus GUI ได้โดยตรง และเชื่อมต่อกับเครื่องมือ AI ภายนอกผ่าน Model Context Protocol (MCP) ได้ด้วย

ก่อนหน้านี้ เราเคยนำเสนอ Intel Agilex SoC FPGA ที่ใช้โปรเซสเซอร์ Arm Cortex-A53 แบบ Quad-core และทรานซีฟเวอร์ความเร็วสูงสุด 112 Gbps รวมถึง Altera Agilex 9 Direct RF-Series AGRW039 SoC FPGA ที่มาพร้อม RF Converter ความเร็ว 64 Gsps ส่วน Agilex 27 รุ่นใหม่นี้เพิ่มความจุ Logic และความเร็วทรานซีฟเวอร์ พร้อมรองรับโปรเซสเซอร์ Arm Cortex-A720/A520 หน่วยความจำรุ่นใหม่ และ PCIe 7.0

บริษัทระบุว่าการรองรับ Agilex 27 ใน Quartus Prime จะเปิดให้ลูกค้ากลุ่ม Early Access ใช้งานในช่วงกลางเดือนพฤศจิกายน 2026 และคาดว่าจะมีชิปตัวอย่างสำหรับทดสอบทางวิศวกรรม (Engineering Samples) ในช่วงครึ่งหลังของปี 2027 ขณะที่ QuartusIQ พร้อมใช้งานแล้วใน Quartus Prime Pro Edition 26.3 ส่วนราคาของ Agilex 27 ยังไม่มีการประกาศ สามารถดูรายละเอียดเพิ่มเติมได้ที่ หน้าผลิตภัณฑ์และประกาศอย่างเป็นทางการ

แปลจากบทความ : Altera Agilex 27 FPGA & SoC family features up to 17.6M logic elements, Cortex-A720/A-520 cores, 256 Gbps SerDes, PCIe 7.0